

1. Спосіб перетворення інформації, при якому на підготовчому етапі генерують ключ, який на вирішальному етапі накладають на вихідну інформацію за заданим законом, а зворотне перетворення для одержання вихідного тексту виконують повторним генеруванням ключа, який накладають на перетворену інформацію за тим же законом, який **відрізняється** тим, що на підготовчому етапі з бітових елементів вихідної інформації і ключа дискретно формують масиви у вигляді тривимірних геометричних об'єктів

$$V_1 = \begin{cases} x = (x_1, x_2, \dots, x_g) \\ y = (y_1, y_2, \dots, y_h) \\ z = (z_1, z_2, \dots, z_k) \end{cases} \quad \text{та} \quad V_2 = \begin{cases} x' = (x_1, x_2, \dots, x_m) \\ y' = (y_1, y_2, \dots, y_q) \\ z' = (z_1, z_2, \dots, z_r) \end{cases}$$
 відповідно кожен із яких, принаймні один, із заданою дискретною орієнтацією в тривимірному просторі, причому всі елементи з дійсними значеннями просторового розподілу в системах координат $\forall i \in \{0, 1, 2, \dots, \omega\}; \omega \rightarrow \max\{g, h, k, m, q, r\}$, додатково містить проміжний етап, що передує вирішальному етапу - операції взаємодії між бітовими елементами зазначених тривимірних геометричних об'єктів, на зазначеному проміжному етапі виконують керовану дискретну зміну форми тривимірних геометричних об'єктів, їхніх напрямків орієнтації в тривимірній системі координат та/або їхнє обертання із можливістю керованого незалежного дискретного обертання кожного з зазначених тривимірних об'єктів навколо вершини

осі координат одного з елементів зазначених об'єктів $V_{1,2} = \prod_{i=1}^3 A_{x_i, y_i, z_i}$, де A_{x_i} - матриця значень місця розташування об'єкта відносно осі x, A_{y_i} - матриця значень місця розташування об'єкта відносно осі y, A_{z_i} - матриця значень місця розташування об'єкта відносно осі z із можливістю керованого незалежного дискретного обертання систем координат зазначених об'єктів та з можливістю керованої дискретної просторової зміни кроку переміщення і взаємодії їхніх елементів, причому керування дискретною зміною кроку виконують за додатковим параметром періодичності, наприклад, $v_{1,2}(\forall i \in \tau_{x_i, y_i, z_i})$, де l - крок, τ - параметр періодичності, причому $\forall i \in \{1; n\}$ та $\forall v_{1,2} \in V_{1,2} \in V_{1,2}$ керування незалежним дискретним обертанням кожного з зазначених тривимірних об'єктів навколо осі координат виконують за додатковим параметром

періодичності, наприклад,
$$V_{1,2} = \begin{cases} x = \forall x \in (\tau_x, \pm s\psi) \\ y = \forall y \in (\tau_y, \pm s\psi) \\ z = \forall z \in (\tau_z, \pm s\psi) \end{cases}$$
, де ψ - кут обертання об'єкта, s - керований показник величини кута обертання при його дійсних значеннях, тобто, $s \in (0, 1, 2, \dots, u)$, τ - параметр періодичності, при цьому з можливістю керованого незалежного дискретного обертання деяких елементів тривимірних об'єктів навколо

вершини осі координат одного з елементів зазначених об'єктів за параметром

періодичності $\diamond \exists v_{12} = \prod_{i=1}^3 A_{x_i, y_i, z_i} \forall (x_i, y_i, z_i) \in (\tau_{x_i, y_i, z_i} \pm s\psi)$, де $s \in (0, 1, 2, \dots, u)$ та $\forall v_{12} \in V_{12}$.

2. Спосіб за п. 1, який **відрізняється** тим, що дискретність значення кута обертання дорівнює принаймні 90° , тобто, $\psi = \frac{\pi}{2}$.

3. Спосіб за п. 1, який **відрізняється** тим, що зміну форми зазначених об'єктів виконують методом перестановок.

4. Спосіб за п. 1, який **відрізняється** тим, що керовану дискретну зміну форми зазначених об'єктів виконують за формулою ангармонійного коливання.

5. Пристрій перетворення інформації, який містить операційний пристрій, дві інформаційні вхідні шини якого зв'язані з виходами першого та другого інформаційних регістрів, вхідна шина керування зв'язана із виходом регістра керування, вхідна шина мікрокоманд через регістр мікрокоманд зв'язана із вихідною шиною блока керуючої пам'яті, виходом операційного пристрою є шина сигнальних ознак і вихідна інформаційна шина, виходом пристрою є основна шина процесора, який **відрізняється** тим, що додатково містить регістр сигнальних ознак, формувач адреси, регістр адреси, буферний регістр, перший і другий регістри фіксованих адрес, перший і другий мультиплексори, перший і другий оперативні запам'ятовуючі пристрої, регістр завдання і результату, зазначені дві інформаційні вхідні шини операційного пристрою виконані у вигляді інформаційного регістра та регістра ключа, відповідно, зазначена основна шина процесора виконана у вигляді двонаправленої шини обчислювальної системи, зазначений блок керуючої пам'яті виконаний у вигляді змінного блока керуючої пам'яті, вихідна шина якого виконана у вигляді першої вихідної шини, зазначена шина сигнальних ознак зв'язана з входом регістра сигнальних ознак, перший вихід якого зв'язаний із керуючим входом регістра ключа, другий вихід - із керуючим входом інформаційного регістра, третій вихід - із керуючим входом формувача адреси, четвертий вихід - із керуючими входами першого і другого мультиплексорів, п'ятий і шостий виходи - із керуючими входами запис/зчитування першого і другого оперативних запам'ятовуючих пристроїв, відповідно, сьомий вихід - із керуючим входом запису регістра завдання і результату, восьмий вихід - із керуючими входами першого і другого регістрів фіксованих адрес і буферного регістра, вхід зазначеного регістра керування зв'язаний із другою вихідною шиною змінного блока керуючої пам'яті, вхідна шина якого зв'язана через регістр адреси з виходом формувача адреси, зазначена вихідна інформаційна шина операційного пристрою зв'язана із входами буферного регістра і першого та другого регістрів фіксованих адрес, вихідні шини яких зв'язані з адресними вхідними шинами

першого та другого оперативних запам'ятовуючих пристроїв, відповідно, інформаційні вхідні шини яких зв'язані з виходом буферного регістра та із входом регістра завдання і результату, сигнальний вихід готовності даних якого зв'язаний з аналогічним входом операційного пристрою, інформаційні вихідні шини першого і другого запам'ятовуючих оперативних пристроїв зв'язані з першими входами першого і другого мультиплексорів, відповідно, другі входи яких зв'язані з вихідною шиною регістра завдання і результату, вихідні шини першого і другого мультиплексорів зв'язані з входами інформаційного регістра та регістра ключа, відповідно, а шинний двонаправлений вхід/вихід регістра завдання і результату зв'язаний із двонаправленою шиною обчислювальної системи, входом і виходом пристрою є двонаправлена шина обчислювальної системи.

6. Пристрій за п. 5, який **відрізняється** тим, що, операційний пристрій виконаний у вигляді мікропроцесорного пристрою.

7. Пристрій за п. 5, який **відрізняється** тим, що двонаправлена шина обчислювальної системи виконана у вигляді COM порту за стандартом RS-232C.

8. Пристрій за п. 5, який **відрізняється** тим, що двонаправлена шина обчислювальної системи виконана у вигляді універсального послідовного USB порту.

9. Пристрій за п. 5, який **відрізняється** тим, що двонаправлена шина обчислювальної системи виконана у вигляді інтерфейсу ATA.

10. Пристрій за п. 5, який **відрізняється** тим, що двонаправлена шина обчислювальної системи виконана у вигляді інтерфейсу Centronics - IEEE-1284 із специфікацією режимів LPT порту.

11. Пристрій за п. 5, який **відрізняється** тим, що, двонаправлена шина обчислювальної системи виконана у вигляді інтерфейсу IrDA.

12. Пристрій за п. 5, який **відрізняється** тим, що, змінний блок керуючої пам'яті виконаний у вигляді постійного запам'ятовуючого пристрою, або перепрограмуючого запам'ятовуючого пристрою.